光学関連CPO, 半導体
SK hynix、CPOの技術ロードマップをNature Electronicsに公表-100Tb/s超・1pJ/bit未満・10ns未満を目標
SK hynixがバージニア大・イリノイ大・南洋理工大・MIT・延世大と共同で、コパッケージドオプティクス(CPO)のロードマップをNature Electronicsに発表した。ノード当たり総帯域100Tb/s超、エネルギー効率1pJ/bit未満、チップ間レイテンシ10ns未満を掲げ、2D CPO→2.5Dインターポーザ→3Dヘテロ積層という発展経路を示した。
演算性能が2年で約3倍伸びる一方インターコネクト帯域は約1.4倍にとどまる構造的ギャップが、メモリメーカー自身の言葉で定量化された点が重要である。メモリ側からもCPOが必須と位置づけられたことで、光インターポーザ・光源・光結合部材の評価需要が半導体前工程/後工程の双方に広がる。
引用元：Converge Digest
